

(19) 日本国特許庁 (J P)

## (12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2003-86082  
(P2003-86082A)

(43) 公開日 平成15年3月20日 (2003.3.20)

(51) Int.Cl.<sup>7</sup>  
H 0 1 J 1/304  
29/04  
31/12

識別記号

F I  
H 0 1 J 29/04  
31/12  
1/30

テームコード (参考)

5 C 0 3 1  
C 5 C 0 3 6  
F 5 C 1 3 5

審査請求 未請求 請求項の数17 O L (全 15 頁)


(21) 出願番号 特願2002-174599 (P2002-174599)  
(22) 出願日 平成14年6月14日 (2002.6.14)  
(31) 優先権主張番号 特願2001-200126 (P2001-200126)  
(32) 優先日 平成13年6月29日 (2001.6.29)  
(33) 優先権主張国 日本 (J P)(71) 出願人 000001007  
キヤノン株式会社  
東京都大田区下丸子3丁目30番2号  
(72) 発明者 笹栗 大助  
東京都大田区下丸子3丁目30番2号 キヤ  
ノン株式会社内  
(74) 代理人 100085006  
弁理士 世良 和信 (外2名)  
Fターム (参考) 5C031 DD17  
5C036 EE03 EE14 EF01 EF06 EF09  
EG12 EH04  
5C135 AA09 AB06 AB08 AC05 GG14  
HH04 HH15

(54) 【発明の名称】 電子放出素子、電子源および画像形成装置


## (57) 【要約】

【課題】 カソード電極、絶縁層、ゲート電極が積層され、ゲート電極の一部分がカソード電極が露出するように取り除かれた貫通孔が形成された電子放出素子において、電子ビームの収束性を高める。

【解決手段】 カソード電極、絶縁層、ゲート電極が積層され、ゲート電極の一部分がカソード電極が露出するように取り除かれた貫通孔が形成された電子放出素子において、カソード電極上の電子放出層の中心付近のみがカソード電極と接続されている。このため、電子ビームが、カソード電極と接続された電子放出層の中心付近からのみ発生し、ビーム径の小さな電子放出素子及び高精細な画像形成装置を実現できるようになる。



(a)



(b)

BEST AVAILABLE COPY

## 【特許請求の範囲】

【請求項 1】 基板上にカソード電極とゲート電極とが配され、前記カソード電極から該カソード電極上に配された電子放出層に向けて電子を輸送し、該電子放出層から真空中に電子を放出する電子放出素子において、前記電子放出層の一部が電子遮断層を介して前記カソード電極と接続されていることを特徴とする電子放出素子。

【請求項 2】 前記カソード電極と前記ゲート電極が絶縁層を介して積層されていることを特徴とする請求項 1 に記載の電子放出素子。

【請求項 3】 前記カソード電極層上に前記絶縁層から前記ゲート電極層に亘り貫通形成された貫通孔を有するとともに、前記電子放出層は、前記貫通孔内において前記カソード電極層上に形成されて、且つ、前記電子放出層と前記カソード電極との間に、前記電子放出層と前記カソード電極が直接接続する領域と、前記電子放出層と前記カソード電極が電子遮断層として絶縁体又は半導体からなる層を介して接続する領域と、を有することを特徴とする請求項 2 に記載の電子放出素子。

【請求項 4】 前記電子放出層が前記カソード電極と接している領域は、前記電子放出層が前記電子遮断層と接している領域よりも、前記電子放出層の領域内で中央部に存在していることを特徴とする請求項 1～3 のうち何れか 1 項に記載の電子放出素子。

【請求項 5】 前記電子放出層が前記電子遮断層と接している領域の、前記カソード電極と前記電子遮断層の導電帯との間のエネルギー差を  $E_1$  とし、前記電子放出層が前記カソード電極と接している領域の該カソード電極と電子放出層の導電帯との間のエネルギー差を  $E_2$  とすると、前記  $E_1$  と  $E_2$  とが、 $E_1 > E_2$

なる関係にあることを特徴とする請求項 1～4 のうち何れか 1 項に記載の電子放出素子。

【請求項 6】 前記電子放出層と接している前記カソード電極上端面が、前記電子遮断層と接している前記カソード電極上端面よりも前記基板側に存在することを特徴とする請求項 1～5 のうち何れか 1 項に記載の電子放出素子。

【請求項 7】 前記電子放出層が、炭素を主成分とすることを特徴とする請求項 1～6 のうち何れか 1 項に記載の電子放出素子。

【請求項 8】 前記電子放出層が正の数値のバンドギャップを有することを特徴とする請求項 1～7 のうち何れか 1 項に記載の電子放出素子。

【請求項 9】 前記電子放出層は、ダイヤモンドライクカーボン膜またはアモルファスカーボン膜であることを特徴とする請求項 1～8 のうち何れか 1 項に記載の電子放出素子。

【請求項 10】 前記電子放出層が、前記カソード電極及び前記電子遮断層と触媒性導電層を介して接続され、前記電子放出層が炭素を主成分とし、且つ、その先端が円錐形状若しくは角錐形状をなすことを特徴とする請求項 1～9 のうち何れか 1 項に記載の電子放出素子。

【請求項 11】 前記電子遮断層が絶縁層であることを特徴とする請求項 1～10 のうち何れか 1 項に記載の電子放出素子。

【請求項 12】 前記電子放出層は、抵抗が  $10 \Omega \cdot \text{cm}$  以上であることを特徴とする請求項 1～11 のうち何れか 1 項に記載の電子放出素子。

【請求項 13】 前記電子遮断層上に配置されている前記電子放出層から放出される電子の放出量が、前記電子放出層の前記カソード電極と接続する領域から放出される電子の放出量の 10% 以下であることを特徴とする請求項 1～12 のうち何れか 1 項に記載の電子放出素子。

【請求項 14】 前記電子放出層は、前記電子遮断層上に配置されている領域と、前記カソード電極上に配置されている領域との接続部における抵抗値が、 $10^2 \Omega \cdot \text{cm}$  以上であることを特徴とする請求項 1～13 のうち何れか 1 項に記載の電子放出素子。

【請求項 15】 請求項 1～14 のうち何れか 1 項に記載の電子放出素子を複数個配置されてなることを特徴とする電子源。

【請求項 16】 前記複数の電子放出素子がマトリクス配線されてなることを特徴とする請求項 15 に記載の電子源。

【請求項 17】 請求項 15 又は 16 に記載の電子源と、該電子源から放出された電子が照射されることで発光する発光部材と、を有することを特徴とする画像形成装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、電圧を印加することによって電子放出を行う電子放出素子、電子源および画像形成装置に関するものである。

## 【0002】

【従来の技術】従来、電子放出素子としては、大別して熱電子放出素子と冷陰極電子放出素子の 2 種類のものが知られている。冷陰極電子放出素子には電界放出型（以下、「FE 型」という。）、金属／絶縁層／金属型（以下、「MIM 型」という。）、や表面伝導型電子放出素子等がある。

【0003】FE 型の例としては W. P. Dyke & W. W. Dolan, "Field Emission", *Advance in Electron Physics*, 8, 89 (1956) 或いは C. A. Spindt, "PHYSICAL Properties of thin-film field emission cathodes with molybden

ium cones", J. Appl. Phys., 47, 5248 (1976) 等に開示されたものが知られている。

【0004】MIM型の例としてはC. A. Mead, "Operation of Tunnel-Emission Devices", J. Apply. Phys., 32, 646 (1961) 等に開示されたものが知られている。

【0005】また、最近の例では、Toshiaki, Kusunoki "Fluctuation-free electron emission from non-formed metal-insulator-metal (MIM) cathodes fabricated by low current Anodic oxidation", Jpn. J. Appl. Phys. vol. 32 (1993) pp. L1695, Mutsumisuzuki et al "An MIM-Cathode Array for Cathode luminescent Displays", IDW'96, (1996) pp. 529 等が研究されている。

【0006】表面伝導型の例としては、エリンソンの報告(M. I. Erinson-Radio-Eng. Electron Phys., 10 (1965)) に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。表面伝導型素子では、前記のエリンソンの報告に記載の  $\text{SnO}_2$  薄膜を用いたもの、Au 薄膜を用いたもの、(G. Dittmer, Thin Solid Films, 9, 317 (1972))、 $\text{In}_2\text{O}_3/\text{SnO}_2$  薄膜によるもの (M. Hartwell and C. G. Fonstad, IEEE Trans. ED Conf., 519 (1983)) 等が報告されている。

【0007】

【発明が解決しようとする課題】ところで、画像表示装置では、電子放出素子に対向して配置された蛍光体(陽極電極)に、電子放出素子から放出した電子を衝突、発光させることにより蛍光体を発光させるが、高精細な画像形成装置では、電子軌道の収束、電子放出素子サイズの小型化、駆動電圧の低電圧かならびに信頼性の高い電子放出素子の製造方法が必要であった。

【0008】FE型電子放出素子では、図20示すように、Spindt型が広く知られているが、電子放出部の先端が先鋭な構造をしているため、電子ビームの収束が困難で、高精細な画像形成装置を実現することが困難であった。

【0009】また、Spindt型電子放出素子において、電子ビームを収束させるための収束電極を設ける素子構造も提案されているが、素子構造や製造方法の複雑

さ等の問題があった。

【0010】これに対し、例えば特開平8-96704に記載されている電子放出素子では、図21に示すように、ゲート電極及び絶縁層の開口部内に略平坦な電子放出層が形成されており、電子ビームの広がりを抑制する構成が提案されているが、この構成では、図22に示すように電子放出層の端部から放出された電子はゲート電極とカソード電極によって形成された電界に沿って大きく広がってしまう。

【0011】また、特開平8-115654に開示されている例では、電子ビームの収束を目的に、カソード電極の一部が凹状に掘り込まれ、その掘り込まれた領域に電子放出層が配置されている構成が提案されているが、このような構造の場合、例えば図23に示すように、掘り込み側壁や、掘り込み部分でない領域に電子放出層が付着した場合等は、電子ビームの収束効果が得られず、素子の製造方法する際に、高精度な位置合わせ技術が必要となり、素子の均一性に問題があった。

【0012】

【課題を解決するための手段】上記目的を達成するために、本発明に係る電子放出素子は、基板上にカソード電極とゲート電極とが配され、前記カソード電極から該カソード電極上に配された電子放出層に向けて電子を輸送し、該電子放出層から真空中に電子を放出する電子放出素子において、前記電子放出層の一部が電子遮断層を介して前記カソード電極と接続されていることを特徴とする。

【0013】また、本発明に係る電子放出素子は、前記カソード電極と前記ゲート電極が絶縁層を介して積層されていることを特徴とする。

【0014】また、本発明に係る電子放出素子は、前記カソード電極層上に前記絶縁層から前記ゲート電極層に亘り貫通形成された貫通孔を有するとともに、前記電子放出層は、前記貫通孔内において前記カソード電極層上に形成されて、且つ、前記電子放出層と前記カソード電極との間に、前記電子放出層と前記カソード電極が直接接続する領域と、前記電子放出層と前記カソード電極が電子遮断層として絶縁体又は半導体からなる層を介して接続する領域と、を有することを特徴とする。

【0015】また、本発明に係る電子放出素子は、前記電子放出層が前記カソード電極と接している領域は、前記電子放出層が前記電子遮断層と接している領域よりも、前記電子放出層の領域内で中央部に存在していることを特徴とする。

【0016】また、本発明に係る電子放出素子は、前記電子放出層が前記電子遮断層と接している領域の、前記カソード電極と前記電子遮断層の導電帯との間のエネルギー差をE1とし、前記電子放出層が前記カソード電極と接している領域の該カソード電極と電子放出層の導電帯との間のエネルギー差をE2とすると、前記E1とE

2 とが、 $E_1 > E_2$  なる関係にあることを特徴とする。

【0017】また、本発明に係る電子放出素子は、前記電子放出層と接している前記カソード電極上端面が、前記電子遮断層と接している前記カソード電極上端面よりも前記基板側に存在することを特徴とする。

【0018】また、本発明に係る電子放出素子は、前記電子放出層が、炭素を主成分とすることを特徴とする。

【0019】また、本発明に係る電子放出素子は、前記電子放出層が正の数値のバンドギャップを有することを特徴とする。

【0020】また、本発明に係る電子放出素子は、前記電子放出層は、ダイヤモンドライクカーボン膜またはアモルファスカーボン膜であることを特徴とする。

【0021】また、本発明に係る電子放出素子は、前記電子放出層が、前記カソード電極及び前記電子遮断層と触媒性導電層を介して接続され、前記電子放出層が炭素を主成分とし、且つ、その先端が円錐形状若しくは角錐形状をなすことを特徴とする。

【0022】また、本発明に係る電子放出素子は、前記電子遮断層が絶縁層であることを特徴とする。

【0023】また、本発明に係る電子放出素子は、前記電子放出層は、抵抗が  $10 \Omega \cdot \text{cm}$  以上であることを特徴とする。

【0024】また、本発明に係る電子放出素子は、前記電子遮断層上に配置されている前記電子放出層から放出される電子の放出量が、前記電子放出層の前記カソード電極と接続する領域から放出される電子の放出量の 10 % 以下であることを特徴とする。

【0025】また、本発明に係る電子放出素子は、前記電子放出層は、前記電子遮断層上に配置されている領域と、前記カソード電極上に配置されている領域との接続部における抵抗値が、 $10^2 \Omega \cdot \text{cm}$  以上であることを特徴とする。

【0026】さらに、本発明に係る電子源は、上記の電子放出素子を複数個配置されてなることを特徴とする。

【0027】また、本発明に係る電子源は、前記複数の電子放出素子がマトリクス配線されてなることを特徴とする。

【0028】さらに、本発明に係る画像形成装置は、上記の電子源と、該電子源から放出された電子が照射されることで発光する発光部材と、を有することを特徴とする。

【0029】

【発明の実施の形態】以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定の記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。

【0030】図 1 乃至図 4 は、本発明による電子放出素

子の構造及び製造方法の一例と、本発明の電子放出素子の原理的な説明を示す模式図である。

【0031】まず、特に、図 1 から図 3 を参照して、本発明の実施の形態に係わる電子放出素子の全体構成及び製造方法について説明する。図 1 は本発明の実施の形態に係わる電子放出素子の模式図（(a) は模式的断面図、(b) は模式的平面図）であり、図 2 は電圧を印加可能な状態に配線した場合における電子放出素子の模式図である。また、図 3 は本発明の実施の形態に係わる電子放出素子の製造工程である。

【0032】本実施の形態にかかる電子放出素子は、概略、基板 1 上に配置されるカソード電極 2 と、絶縁層 4 と、ゲート電極 5 と、カソード電極上に配置された電子放出層（電子放出材料を含む層）7 と、カソード電極と電子放出層の間の一部に配置された電子遮断層 3 と、これらに対向して配置されるアノード電極 9 と、から構成される。

【0033】本発明の電子放出素子の製造方法の一例を説明すると、予め、その表面を十分に洗浄した、石英ガラス、Na 等の不純物含有量を減少させたガラス、青板ガラス及びシリコン基板等にスパッタ法等により  $\text{SiO}_2$  を積層した積層体、アルミナ等のセラミックスの絶縁性の基板 1 上にカソード電極 2 を形成する。

【0034】前記カソード電極 2 は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術により形成される。カソード電極 2 の材料は、例えば、Be、Mg、Ti、Zr、Hf、V、Nb、Mo、W、Al、Cu、Ni、Cr、Au、Pt、Pd 等の金属または合金材料、TiC、ZrC、HfC、TaC、SiC、WC 等の炭化物、 $\text{HfB}_2$ 、 $\text{ZrB}_2$ 、 $\text{LaB}_6$ 、 $\text{CeB}_6$ 、 $\text{YB}_4$ 、 $\text{Gd}_2\text{B}_4$  等の硼化物、TiN、ZrN、HfN 等の窒化物、Si、Ge 等の半導体、カーボン等から適宜選択される。

【0035】前記カソード電極 2 の厚さとしては、数十 nm から数百  $\mu\text{m}$  の範囲で設定され、好ましくは数百 nm から数  $\mu\text{m}$  の範囲で選択される。

【0036】次に、前記カソード電極 2 に続いて電子遮断層 3 を堆積する。該電子遮断層 3 は、スパッタ法等の一般的真空成膜法、熱酸化法、陽極酸化法等で形成され、その厚さとしては、数 nm から数  $\mu\text{m}$  の範囲で設定され、好ましくは数十 nm から数百 nm の範囲から選択される。

【0037】更に、前記電子遮断層 3 上に、絶縁層 4 を堆積する。該絶縁層 4 は、スパッタ法等の一般的真空成膜法、熱酸化法、陽極酸化法等で形成され、その厚さとしては、数 nm から数  $\mu\text{m}$  の範囲で設定され、好ましくは数十 nm から数百 nm の範囲から選択される。

【0038】次に、前記絶縁層 4 上にゲート電極 5 を堆積する。該ゲート電極 5 は、前記カソード電極 2 と同様

10

20

30

40

50

に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術により形成される。前記ゲート電極5の材料は、例えば、Be、Mg、Ti、Zr、Hf、V、Nb、Mo、W、Al、Cu、Ni、Cr、Au、Pt、Pd等の金属または合金材料、TiC、ZrC、HfC、TaC、SiC、WC等の炭化物、HfB<sub>2</sub>、ZrB<sub>2</sub>、LaB<sub>6</sub>、CeB<sub>6</sub>、YB<sub>4</sub>、GdB<sub>4</sub>等の硼化物、TiN、ZrN、HfN等の窒化物、Si、Ge等の半導体、カーボン等から適宜選択される。

【0039】前記ゲート電極5の厚さとしては、数十nmから数μmの範囲で設定され、好ましくは数十nmから数百nm程度の範囲で選択される。

【0040】次に、フォトリソグラフィ技術により、前記電子遮断層3、絶縁層4、ゲート電極5の一部が前記基板1からエッチング工程により取り除かれ、前記カソード電極2が露出するように開口領域6が形成される。本エッチング工程は、前記カソード電極2上で停止しても良いし、前記カソード電極2の一部がエッチングされて停止しても良い。

【0041】本工程で形成される開口領域6は、ホール型、スリット型等が挙げられ、必要なビーム形状や駆動電圧等により適切な形状が選択される。開口領域のサイズは、必要なビームサイズ、駆動電圧等により最適な領域から選択され、そのサイズは数nmから数十μmの範囲から選択される。

【0042】次に、前記絶縁層4の側壁を更に除去するエッチング工程を行う。本工程は、例えば、フッ酸溶液等の溶液を用いたエッチング工程等が挙げられるが、その他にも、プラズマを用いて等方的にエッチングできる条件を選択しても良い。また、前記ゲート電極を開口する工程において、エッチング条件を最適に設定することで、上述のゲート電極の開口工程において、絶縁層の側壁エッチング工程を省略することもできる。

【0043】最後に、前記開口領域6内に、電子放出層7を堆積する。この時、前記電子放出層7を形成する材料は、前記開口領域6内にも存在しても良いし、図12に示すように、前記ゲート電極5上も被覆されていても良い。

【0044】また、本発明は、上述のような開口領域を有する形態だけではなく、図13に示すように、カソード電極2がゲート電極5上に絶縁層4を介して配置された構造にも好ましく適用することができる。

【0045】ここで、高精細な電子放出素子を実現する場合、電子ビームを制御しビーム収束できる素子構造が必要であるが、従来技術の電子放出素子では、電子放出素子から電子を放出するように素子に電圧を印加し駆動すると、電子放出部近傍に形成される電界により、一部の電子がその電界にしがたって進行し電子ビームの収束が困難であった。

【0046】本発明は、上記の課題を解決し、高精細電子放出素子を実現するものである。以下、本発明の電子放出素子について、電子放出の機構を図4及び図5を用いて詳細に説明する。

【0047】図4は、本発明の電子放出素子を実際に駆動している場合の電子の輸送状態を、図5は、電子が真空中に放出されている状態を示している。

【0048】図4(a)は、本発明の電子放出素子の前記電子放出層7において、電子が放出される領域と電子が放出されない領域の断面図を示す。また、図4(b)は、カソード電極2から前記電子放出層への電子の輸送過程を、エネルギーバンド図を用いて示した模式図であり、図4(a)中におけるA-A'断面及びB-B'断面に相当する。

【0049】本発明の電子放出素子においては、図4(b)に示すように、電子が放出される領域では、前記カソード電極2から電子が電子放出層に注入され、その電子が真空中に放出される。

【0050】一方、電子が放出されない前記電子遮断層3が挿入されている領域では、前記カソード電極2から前記電子放出層7に電子が輸送される前に、電子放出層7に比べて大きなエネルギー障壁が存在し、カソード電極から電子放出層への電子の注入が阻止され、その結果電子放出が発生しない領域を形成することができる。

【0051】そして、さらに、電子遮断層上に配置されている電子放出層から電子が実効的に放出されない様にするために、本発明の電子放出膜においては、室温において、電子放出層の伝導帯に自由電子が存在しない(カソード電極から注入された電子以外存在しない)ことが求められる。つまり、本発明の電子放出膜は、少なくとも非金属材料で構成される。そのため、本発明の電子放出膜は、フェルミ順位と伝導帯間のエネルギーギャップが0.3eV以上有することが望ましい。この値未満では室温(300K)において用意に自由電子が伝導帯に存在してしまうからである。このような構成の電子放出膜を用いることで、実効的に、電子遮断層上にある電子放出膜からの電子放出を抑制することができる。

【0052】本発明の電子放出素子においては、上述の電子放出機構により、前記電子放出層は正のエネルギーバンドギャップを有する材料から選択される。そこで、電子放出膜の具体的な材料を挙げると、例えばSiやSiC等があるが、低電界電子放出材料と知られるダイヤモンドやダイヤモンドライクカーボン、アモルファスカarbon等を用いることが望ましい。

【0053】また、本発明の電子放出膜においては、上記した構成だけでなく、カソード電極に直接コンタクトしている領域から電子放出層に注入された電子が、電子遮断層上の電子放出膜に移動しない、あるいは移動したとしても電子遮断層上の電子放出膜から実効的に放出されない、構造であればよい。そのような構成であれば、

上記した材料に限定されず他の材料を用いることができる。具体的には、カソード電極に直接コンタクトしている領域からの放出電子量の10%以下に、電子遮断層上に配置された電子放出膜からの放出電子量を抑制するようにすればよい。このようにするためには、具体的には、電子放出膜の抵抗を $10\ \Omega \cdot \text{cm}$ 以上にすれば良い。あるいはまた、実効的に、カソード電極に直接コンタクトしている電子放出膜の一部領域と、電子遮断層上に存在する電子放出膜の領域との境界部が高抵抗であればよい。具体的には、境界部の抵抗が $10^2\ \Omega \cdot \text{cm}$ 以上であれば良い。

【0054】以上のような電子放出膜を用いることにより、図5に示すように、実際に本発明の電子放出素子を駆動すると、電子遮断層を形成した領域の電子放出を防止でき、電子ビームの収束が実現できる。特に、上述の電子遮断層を形成した領域近傍は、該素子構造により電界が大きく変化している領域で、電子放出の防止は電子ビームの収束に有効である。

【0055】また、本発明の電子放出素子の電子遮断層は、カソード電極2から電子放出層7への電子の注入を防止する層であるため、カソード電極と電子遮断層界面に形成されるエネルギー障壁が、カソード電極と電子放出層界面に形成されるエネルギー障壁よりも大きくなるような材料から選択され、例えば $\text{SiO}_2$ や $\text{SiNx}$ 等の絶縁材料や半導体材料から選択される。

【0056】この結果、本発明の電子放出素子は、図6に示すように従来の電子遮断層が存在しない電子放出素子と比べて、電子ビームの収束が実現できる。

【0057】本発明の電子放出素子では、電子遮断層をカソード電極と電子放出層の間に挿入することで、電子ビームを収束するため、例えば、図7に示すようにカソード電極の一部表面が絶縁層で形成されている構造等でも良い。

【0058】また、図8に示すように、開口領域6内の絶縁層側壁が除去されていない構造でも良い。

【0059】また、図9に示すように、開口領域6内のカソード電極の表面を凹状に掘り込み構造とすることで、図10に示すように、開口領域6内の電界分布を制御することができ、より電子ビームを収束する素子構造とすることができる。

【0060】さらに、図11に示すように、絶縁層が傾斜状に除去されている等の場合において、電子放出層が該絶縁層の一部に跨る構造にすることで、該絶縁層を電子遮断層として用いることができる。

【0061】これまでに説明した電子放出層素子の構造例において、図12に示すようにゲート電極上が電子放出層と同じ材料で被服されている構造でも良い。この場合、ゲート電極の保護層等として用いることができる。

【0062】また、図18に示すように、前記開口領域6内の露出したカソード電極表面のみを選択的に酸化

し、該酸化層の一部を取り除いた後、電子放出層7を配置した構造でも良い。

【0063】さらに、カーボンナノチューブやグラファイトナノファイバー等の、先端の先鋭な材料を電子放出層として用いる場合、図19に示すように、前期カーボンナノチューブやグラファイトナノファイバーが成長するように、触媒性導電層を配置し、該触媒性導電層上に選択的に前記カーボンナノチューブやグラファイトナノファイバー等の、先端の先鋭な材料を電子放出層とする構造等がある。

【0064】次に、画像形成装置に用いた例について説明する。

【0065】図14は、本発明の電子放出素子をマトリクス状に配置した図である。

【0066】また、本発明の適用可能な電子放出素子を複数配して得られる画像形成装置について、図15を用いて説明する。図15において1111は電子源基体、1112はX方向配線、1113はY方向配線である。1114は本発明の本発明の電子放出素子、1115は結線である。

【0067】図15においてm本のX方向配線1112はDX1, DX2, . . . DXmからなり、蒸着法にて形成された厚さ約 $1\ \mu\text{m}$ 、幅 $300\ \mu\text{m}$ のアルミニウム系配線材料で構成されている。配線の材料、膜厚、巾は、適宜設計される。Y方向配線1113は厚さ $0.5\ \mu\text{m}$ 、幅 $100\ \mu\text{m}$ 、DY1, DY2, . . . DYnのn本の配線よりなり、X方向配線1112と同様に形成される。これらm本のX方向配線1112とn本のY方向配線1113との間には、不図示の厚さ約 $1\ \mu\text{m}$ の層間絶縁層が設けられており、両者を電氣的に分離している(m, nは、共に正の整数)。

【0068】不図示の層間絶縁層は、スパッタ法等を用いて形成された絶縁層である。例えば、X方向配線1112を形成した基体1111の全面或は一部に所望の形状で形成され、特に、X方向配線1112とY方向配線1113の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。X方向配線1112とY方向配線1113は、それぞれ外部端子として引き出されている。

【0069】本発明の放出素子1114を構成する各電極(不図示)は、m本のX方向配線1112とn本のY方向配線1113と導電性金属等からなる結線(不図示)によって各々電氣的に接続されている。

【0070】X方向配線1112には、X方向に配列した本発明の電子放出素子1114の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Y方向配線1113には、Y方向に配列した本発明の電子放出素子1114の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当

該素子に印加される走査信号と変調信号の差電圧として供給される。本発明においてはY方向配線は高電位、X方向配線は低電位になるように接続された。このように接続することで、ビームの収束効果が得られる。

【0071】上記構成によれば、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。

【0072】このような単純マトリクス配置の電子源を用いて構成した画像形成装置の表示パネルを形成することができる。

【0073】尚、本発明の電子放出素子を用いた画像形成装置では、放出した電子軌道を考慮して素子上部に蛍光体をアライメントして配置する。

【0074】図16は、本件のパネルに使用した蛍光膜を示す模式図である。

【0075】カラーの蛍光膜の場合は、蛍光体の配列により図16(a)示すブラックストライプあるいは図16(b)に示すブラックマトリクスなどと呼ばれる黒色導電材141と蛍光体142とから構成した。

【0076】ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体142間の塗り分け部を黒くすることで混色等を目立たなくし、蛍光膜142における外光反射によるコントラストの低下を抑制した。

【0077】ブラックストライプの材料としては、本実施例では通常用いられている黒鉛を主成分とする材料を用いた。

【0078】図15において蛍光膜1124の内面側には、通常メタルバック1125が設けられる。

【0079】メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後A1を真空蒸着等を用いて堆積させることで作られた。

【0080】フェースプレート1126には、更に蛍光膜1124の導電性を高めるため、蛍光膜1124の外表面側に透明電極（不図示）を設けた。前述の封着を行う際には、カラーの場合は各色蛍光体と電子放出素子とを対応させる必要があり、十分な位置合わせが不可欠となる。

【0081】本実施例では電子源の真上に対応する蛍光体が配置された。走査回路図17について説明する。同回路は、内部にM個のスイッチング素子を備えたもので（図中、S1乃至Smで模式的に示している）ある。各スイッチング素子は、直流電圧源Vxの出力電圧もしくは0[V]（グラウンドレベル）のいずれか一方を選択し、表示パネル1301の端子Dx1乃至Dxmと電気的に接続される。S1乃至Smの各スイッチング素子は、制御回路1303が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合わせることにより構成すること

ができる。

【0082】直流電圧源Vxは、本例の場合には本発明の電子電子放出素子の特性（電子放出しきい値電圧）に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するように設定されている。

【0083】制御回路1303は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路1303は、同期信号分離回路1306より送られる同期信号Tsyncに基づいて、各部に対してTscanおよびTsf tおよびTmryの各制御信号を発生する。

【0084】同期信号分離回路1306は、外部から入力されるNTSC方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路1306により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Tsync信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上DATA信号と表した。該DATA信号はシフトレジスタ1304に入力される。

【0085】シフトレジスタ1304は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路1303より送られる制御信号Tsf tに基づいて動作する（即ち、制御信号Tsf tは、シフトレジスタ1304のシフトクロックであるということもできる。）。シリアル/パラレル変換された画像1ライン分（電子放出素子N素子分の駆動データに相当）のデータは、Id1乃至IdnのN個の並列信号として前記シフトレジスタ1304より出力される。

【0086】ラインメモリ1305は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路1303より送られる制御信号Tmryに従って適宜Id1乃至Idnの内容を記憶する。記憶された内容は、I'd1乃至I'dnとして出力され、変調信号発生器1307に入力される。

【0087】変調信号発生器1307は、画像データI'd1乃至I'dnの各々に応じて本発明の電子電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Dox1、Doy nを通じて表示パネル1301内の本発明の電子電子放出素子に印加される。

【0088】前述したように、本発明を適用可能な電子放出素子は放出電流Ieに対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Vthがあり、Vth以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。こ

10

20

30

40

50

ことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値 $V_m$ を変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅 $P_w$ を変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。

【0089】従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器1347として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。

【0090】パルス幅変調方式を実施するに際しては、変調信号発生器1307として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。

【0091】シフトレジスタやラインメモリは、デジタル信号式あるいはアナログ信号式のものを採用できる。画像信号のシリアル/パラレル変換や記憶が所定の速度で行なわれれば良いからである。

【0092】デジタル信号式を用いる場合には、同期信号分離回路1306の出力信号DATAをデジタル信号化する必要があるが、これには1306の出力部にA/D変換器を設ければ良い。これに関連してラインメモリ1305の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器1307に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器1307には、例えばD/A変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器1307には、例えば高速の発振器および発振器の出力する波数を計数する計数器(カウンタ)及び計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を本発明の電子電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。

【0093】アナログ信号を用いた電圧変調方式の場合、変調信号発生器1307には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VCO)を採用でき、必要に応じて本発明の電子電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。

【0094】ここで述べた画像形成装置の構成は、本発

明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、NTSC方式を挙げたが入力信号はこれに限られるものではなく、PAL、SECAM方式など他、これよりも、多数の走査線からなるTV信号(例えば、MUSE方式をはじめとする高品位TV)方式をも採用できる。

【0095】また表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。

【0096】

【実施例】以下、本発明の実施例について、さらに詳細に説明する。

【0097】(実施例1)図1に本実施例により作製した電子放出素子の断面図、および平面図の一例を、図3に本発明の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。

【0098】基板1に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極2として厚さ300nmのTiを堆積した後、電子遮断層3としてCVD法を用いてSiNx膜を100nm堆積した。

【0099】次に、SiNx上にSiO<sub>2</sub>をCVD法により400nm堆積し、続いてゲート電極として、スパッタ法でTaを100nm堆積した。

【0100】上述のようにして形成した積層基板に、フォトリソグラフィとRIEによるドライエッチングにより、ゲート電極に104個のφ0.5μmの開口領域を形成し、続いて、SiO<sub>2</sub>、SiNxを順にRIEによりエッチングし、カソード電極表面で停止した。この時、SiO<sub>2</sub>とSiNxのエッチング工程では、テーパ形状となるようにエッチング条件を調節した。

【0101】次に、バッファーフッ酸を用いて、SiO<sub>2</sub>をエッチングし、図1(c)に示すようなリセス構造を形成した。

【0102】次に、上述のようにして形成した積層基板に、CVD法を用いて電子放出層としてダイヤモンドライクカーボン膜を50nm堆積した。この時、上述のエッチング工程の際のフォトリソグラフィを、リフトオフ層として用いた。

【0103】以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に15Vのパルス電圧を、電子放出素子上部に、2mmの距離を隔てて10kVの電圧を印加した蛍光体を配置した。

【0104】その結果、38μmに収束した電子ビームが得られた。

【0105】(実施例2)実施例1と同様の積層基板に、ドライエッチング装置を用いて、104個のφ0.5μmの開口領域を形成した。ただし、ここでのエッチ



ング工程は、カソード電極を 50 nm 凹状に掘り込んだ時点で停止した。

【0106】次に、実施例 1 と同様に、電子放出層として、ダイヤモンドライクカーボン膜を堆積し、真空容器内で電子放出特性を評価した。

【0107】その結果、32  $\mu$ m に収束した電子ビームが得られた。

【0108】（実施例 3）基板 1 に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極 2 として厚さ 300 nm の Pd を堆積した後、その Pd 電極表面を 70 nm 酸化し PdO 層を形成した。

【0109】次に、PdO 上に SiO<sub>2</sub> を CVD 法により 300 nm 堆積し、続いてゲート電極として、スパッタ法で Ta を 100 nm 堆積した。

【0110】上述のようにして形成した積層基板に、フォトリソグラフィと RIE によるドライエッチングにより、ゲート電極に 104 個の  $\phi$  0.3  $\mu$ m の開口領域を形成し、続いて、SiO<sub>2</sub> を RIE によりエッチングし、PdO 表面で停止した。この時、SiO<sub>2</sub> のエッチング工程では、テーパ形状となるようにエッチング条件を調節した。

【0111】次に、バッファードフッ酸を用いて、SiO<sub>2</sub> をエッチングし、図 1-(c) に示すようなリセス構造を形成した。

【0112】次に、水素の還雰囲気中で開口領域に水素イオンを照射し、開口径幅と同じ領域のみ PdO を還元し、Pd 電極を露出した。

【0113】次に、上述のようにして形成した積層基板に、CVD 法を用いて電子放出層としてダイヤモンドライクカーボン膜を 50 nm 堆積した。

【0114】以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に 15 V のパルス電圧を、電子放出素子上部に、2 mm の距離を隔てて 10 kV の電圧を印加した蛍光体を配置した。

【0115】その結果、32  $\mu$ m に収束した電子ビームが得られた。

【0116】（実施例 4）基板 1 に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極 2 として厚さ 300 nm の Ti を堆積した。

【0117】次に、Ti 上に SiO<sub>2</sub> を CVD 法により 500 nm 堆積し、続いてゲート電極として、スパッタ法で Ta を 100 nm 堆積した。

【0118】上述のようにして形成した積層基板に、フォトリソグラフィと RIE によるドライエッチングにより、Ta ゲート電極に 104 個の  $\phi$  0.5  $\mu$ m の開口領域を形成した。

【0119】続いて、バッファードフッ酸によるウェットエッチングにより SiO<sub>2</sub> を除去し、Ti 電極表面で停止した。この時、図 11 に示すようなテーパ形状を

形成した。

【0120】次に、上述のようにして形成した積層基板に、CVD 法を用いて電子放出層としてダイヤモンドライクカーボン膜を 50 nm 堆積した。

【0121】以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に 15 V のパルス電圧を、電子放出素子上部に、2 mm の距離を隔てて 10 kV の電圧を印加した蛍光体を配置した。

【0122】その結果、38  $\mu$ m に収束した電子ビームが得られた。

【0123】（実施例 5）実施例 1 と同様に積層基板にダイヤモンドライクカーボン膜を成膜した。この時、実施例 1 では、フォトリソ層をリフトオフ層として用いたが、本実施例では、フォトリソ層を除去した後、ダイヤモンドライクカーボン膜を堆積することで、ゲート電極表面をダイヤモンドライクカーボン膜で被服した。

【0124】以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に 15 V のパルス電圧を、電子放出素子上部に、2 mm の距離を隔てて 10 kV の電圧を印加した蛍光体を配置した。

【0125】その結果、38  $\mu$ m に収束した電子ビームが得られた。また、駆動中の素子放電が起きた際も、ゲート電極上のダイヤモンドライクカーボン膜が保護層となり素子へのダメージが低減できた。

【0126】（実施例 6）実施例 1 と同様の開口領域が形成された積層基板に、電子放出層として他結晶ダイヤモンド膜を成膜した。

【0127】以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に 13 V のパルス電圧を、電子放出素子上部に、2 mm の距離を隔てて 10 kV の電圧を印加した蛍光体を配置した。

【0128】その結果、38  $\mu$ m に収束した電子ビームが得られた。また、電子放出層としてアモルファスカーボン膜を用いることでも、収束した電子ビームが得られる。

【0129】（実施例 7）基板 1 に十分洗浄を行った N 型 Si 上に、CVD 法を用いて SiN<sub>x</sub> を 100 nm 堆積した。本実施例では、N 型 Si が基板とカソード電極層を兼ね備えている。

【0130】次に、SiN<sub>x</sub> 上に SiO<sub>2</sub> を CVD 法により 400 nm 堆積し、続いてゲート電極として、スパッタ法で Ta を 100 nm 堆積した。

【0131】上述のようにして形成した積層基板に、フォトリソグラフィと RIE によるドライエッチングにより、ゲート電極に 104 個の  $\phi$  0.5  $\mu$ m の開口領域を形成し、続いて、SiO<sub>2</sub>、SiN<sub>x</sub> を順に RIE に

10

20

30

40

50

よりエッチングし、カソード電極表面で停止した。この時、 $\text{SiO}_2$  と  $\text{SiN}_x$  のエッチング工程では、テーパ形状となるようにエッチング条件を調節した。

【0132】次に、バッファーフッ酸を用いて、 $\text{SiO}_2$  をエッチングし、図 1 (c) に示すようなリセス構造を形成した。

【0133】次に、上述のようにして形成した積層基板に、CVD法を用いて電子放出層としてダイヤモンドライクカーボン膜を 50 nm 堆積した。この時、上述のエッチング工程の際のフォトレジストを、リフトオフ層として用いた。

【0134】以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に 14 V のパルス電圧を、電子放出素子上部に、2 mm の距離を隔てて 10 kV の電圧を印加した蛍光体を配置した。

【0135】その結果、37  $\mu\text{m}$  に収束した電子ビームが得られた。

【0136】（実施例 8）本実施例では、図 13 に示す構造について説明する。

【0137】基板 1 に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極 5 として厚さ 300 nm の Ta を堆積した後、絶縁層 4 として CVD 法を用いて  $\text{SiO}_2$  膜を 400 nm 堆積した。

【0138】次に、 $\text{SiO}_2$  上にカソード電極上にスパッタ法により Ti を 100 nm 堆積した後、続いて  $\text{SiN}_x$  を CVD 法で 100 nm 堆積した。

【0139】次に、 $\text{SiN}_x$  の一部分を、フォトリソグラフィと RIE によりエッチングし、カソード電極表面で停止した。

【0140】次に、上述のようにして形成した積層基板に、CVD法を用いて電子放出層としてダイヤモンドライクカーボン膜を 50 nm 堆積した。

【0141】上述のようにして形成した積層基板に、フォトリソグラフィと RIE によるドライエッチングにより、ゲート電極に 104 個の幅 0.5  $\mu\text{m}$  の凸構造を形成し、ゲート電極上で停止した。

【0142】以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に 18 V のパルス電圧を、電子放出素子上部に、2 mm の距離を隔てて 10 kV の電圧を印加した蛍光体を配置した。

【0143】その結果、32  $\mu\text{m}$  に収束した電子ビームが得られた。

【0144】（実施例 9）本実施例では、図 18 に示す構造について説明する。

【0145】基板 1 に十分洗浄を行った N 型 Si 上に、CVD法を用いて  $\text{SiN}_x$  を 500 nm 堆積した。本実施例では、N 型 Si が基板とカソード電極層を兼ね備えている。

【0146】次に、 $\text{SiN}_x$  上にゲート電極として、スパッタ法で Ta を 100 nm 堆積した。

【0147】上述のようにして形成した積層基板に、フォトリソグラフィと RIE によるドライエッチングにより、ゲート電極に 104 個の  $\phi 0.5 \mu\text{m}$  の開口領域を形成し、N 型 Si 表面で停止した。

【0148】次に、リン酸を用いて、 $\text{SiN}_x$  をエッチングし、リセス構造を形成した。

【0149】次に、上述のようにして形成した積層基板を、900℃の酸素雰囲気中で熱酸化し、N 型 Si が表面に露出している領域のみを選択的に  $\text{SiO}_2$  層を形成した。このときの  $\text{SiO}_2$  層は 80 nm とした。

【0150】次に、ゲート電極開口領域をマスクとて、RIEを用いて前記  $\text{SiO}_2$  層の一部を除去した。本工程で、 $\text{SiO}_2$  層の残っている領域が電子遮断層となる。

【0151】次に、上述のようにして形成した積層基板に、CVD法を用いて電子放出層としてダイヤモンドライクカーボン膜を 50 nm 堆積した。

【0152】以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に 14 V のパルス電圧を、電子放出素子上部に、2 mm の距離を隔てて 10 kV の電圧を印加した蛍光体を配置した。

【0153】その結果、37  $\mu\text{m}$  に収束した電子ビームが得られた。

【0154】（実施例 10）本実施例では、図 19 に示す素子構造について説明する。

【0155】基板 1 に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極 2 として厚さ 300 nm の Ti を堆積した後、電子遮断層 3 として CVD 法を用いて  $\text{SiN}_x$  膜を 100 nm 堆積した。

【0156】次に、 $\text{SiN}_x$  上に  $\text{SiO}_2$  を CVD 法により 400 nm 堆積し、続いてゲート電極として、スパッタ法で Ta を 100 nm 堆積した。

【0157】上述のようにして形成した積層基板に、フォトリソグラフィと RIE によるドライエッチングにより、ゲート電極に 104 個の  $\phi 0.5 \mu\text{m}$  の開口領域を形成し、続いて、 $\text{SiO}_2$ 、 $\text{SiN}_x$  を順に RIE によりエッチングし、カソード電極表面で停止した。この時、 $\text{SiO}_2$  と  $\text{SiN}_x$  のエッチング工程では、テーパ形状となるようにエッチング条件を調節した。

【0158】次に、バッファーフッ酸を用いて、 $\text{SiO}_2$  をエッチングし、図 1 (c) に示すようなリセス構造を形成した。

【0159】次に、上述のように加工した基板上に、触媒性導電層 100 として Pd を 10 nm 堆積し、CVD ほうを用いて選択的にカーボンナノチューブ層を成長した。

【0160】以上のようにして製造した電子放出素子を

真空容器内に配置し、ゲート電極とカソード電極間に 9 V のパルス電圧を、電子放出素子上部に 2 mm の距離を隔てて 10 kV の電圧を印加した蛍光体を配置した。

【0161】その結果、34  $\mu$ m に収束した電子ビームが得られた。

【0162】（実施例 11）実施例 1 から実施例 10 の素子を個々に用い、100×100 の MTX 状に配置してなる画像形成装置を製造した。一例として、実施例 1 の素子を用いた場合について説明する。配線は、図 14 のように X 配線をカソード電極 2 に Y 配線をゲート電極 5 にそれぞれ接続して行った。電子放出素子は、104 個の開口領域を一画素とし、横 30  $\mu$ m、縦 100  $\mu$ m のピッチで配置した。素子上部には 2 mm に距離を隔てた位置に蛍光体をアライメントして配置した。蛍光体には 10 kV の電圧を印加した。入力信号は、図 17 に示すような回路を用いて駆動した。この結果、高精細な画像形成装置が形成できた。

【0163】

【発明の効果】以上説明したように、本発明によれば、基板上に配置したカソード電極、ゲート電極とを備え、前記カソード電極上に配置された電子放出層の一部領域が、電子遮断層を介して、該カソード電極に接続されている構造を有し、電子放出を前記電子放出層がカソード電極と接している領域からのみ選択的に発生させることで、電子放出素子の生成する電子ビームの収束性が高まるようになる。

【0164】また、上記構成からなる電子放出素子を適用することにより、電子源及び画像形成装置の高性能化が図られるようになる。

【図面の簡単な説明】

【図 1】本発明の電子放出素子の一例を示す図である。

【図 2】本発明の電子放出素子の駆動の一例を示す図である。

【図 3】本発明の電子放出素子の製造方法の一例を示す図である。

【図 4】本発明の電子放出素子の電子放出の機構を示す模式図である。

【図 5】本発明の電子放出素子の電子軌道を示す図である。

【図 6】本発明の電子ビームを示す図である。

【図 7】本発明の電子放出素子の一例を示す図である。

【図 8】本発明の電子放出素子の一例を示す図である。

【図 9】本発明の電子放出素子の一例を示す図である。

【図 10】図 9 に示す素子構造の電子軌道を示す図である。

【図 11】本発明の電子放出素子の一例を示す図である。

【図 12】本発明の電子放出素子の一例を示す図である。

【図 13】本発明の電子放出素子の一例を示す図である。

【図 14】本発明の電子放出素子を、マトリクス状に配置した模式図である。

【図 15】本発明の電子放出素子を用いて、画像形成装置を形成した模式図である。

【図 16】画像形成装置に用いた蛍光体の一例を示す模式図である。

【図 17】本発明の電子放出素子を用いて、画像形成装置を形成した模式図である。

【図 18】本発明の電子放出素子の一例を示す図である。

【図 19】本発明の電子放出素子の一例を示す図である。

【図 20】従来の電子放出素子を示す模式図である。

【図 21】従来の電子放出素子を示す模式図である。


【図 22】従来の電子放出素子の電子軌道を示す模式図である。

【図 23】従来の電子放出素子を示す模式図である。


【符号の説明】

- 1 基板
- 2 カソード電極
- 3 電子遮断層
- 4 絶縁層
- 5 ゲート電極
- 6 開口領域
- 7 電子放出層
- 9 アノード電極（蛍光体）
- 100 触媒性導電層
- 1111 電子源基板
- 1112 x 配線
- 1113 y, z 配線
- 1114 電子放出素子
- 1121, 1122 画像形成装置部材
- 1123, 1124, 1125, 1126 蛍光体及びメタルバック等フェイスプレート


【図 1】




【図 2】




【図 3】




【図 4】




【図5】




【図6】




【図7】




【図9】




【図13】




【図8】




【図12】




【図10】




【図11】




【図18】




【図 14】




【図 15】




【図 16】




【図 17】




【图 19】




【図 20】




【图 2 1】



【図 22】



【図 23】



## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-086082

(43)Date of publication of application : 20.03.2003

(51)Int.Cl.

H01J 1/304

H01J 29/04

H01J 31/12

(21)Application number : 2002-174599

(71)Applicant : CANON INC

(22)Date of filing : 14.06.2002

(72)Inventor : SASAKURI DAISUKE

(30)Priority

Priority number : 2001200126

Priority date : 29.06.2001


Priority country : JP

## (54) ELECTRON EMISSION ELEMENT, ELECTRON SOURCE, AND IMAGE FORMING DEVICE


(57)Abstract:

**PROBLEM TO BE SOLVED:** To enhance the convergency of an electron beam in an electron emission element which is formed by stacking a cathode electrode, an insulating layer, and a gate electrode, and in which a through hole is formed by removing a part of the gate electrode so as to expose the cathode electrode.

**SOLUTION:** In the electron emission element which is formed by stacking the cathode electrode, the insulating layer, and the gate electrode, and in which the through hole is formed by removing a part of the gate electrode so as to expose the cathode electrode, only the vicinity of the center of an electron emission layer on the cathode electrode is connected to the cathode electrode. Electron beams are therefore generated only in the vicinity of the center of the electron emission layer connected to the cathode electrode, the electron emission element with a small beam diameter and an image forming device forming a fine image are provided.



(a)



(b)

## LEGAL STATUS

[Date of request for examination]

30.10.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]



[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

\* NOTICES \*

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

CLAIMS

---

[Claim(s)]

[Claim 1] The electron emission component characterized by connecting said a part of electron emission layer with said cathode electrode through an electronic filter layer in the electron emission component which conveys an electron towards the electron emission layer which the cathode electrode and the gate electrode were arranged on the substrate, and was allotted on this cathode electrode from said cathode electrode, and emits an electron into a vacuum from this electron emission layer.

[Claim 2] The electron emission component according to claim 1 characterized by carrying out the laminating of said cathode electrode and said gate electrode through an insulating layer.

[Claim 3] While having the through tube by which covered said gate electrode layer and penetration formation was carried out from said insulating layer on said cathode electrode layer, said electron emission layer It is formed on said cathode electrode layer in said through tube. And between said electron emission layers and said cathode electrodes The electron emission component according to claim 2 characterized by having the field as for which said cathode electrode carries out direct continuation to said electron emission layer, and the field connected through said electron emission layer and the layer which said cathode electrode becomes from an insulator or a semi-conductor as an electronic filter layer.

[Claim 4] The field in which said electron emission layer is in contact with said cathode electrode is an electron emission component given in any or the 1st term among claims 1-3 characterized by existing in the center section in the field of said electron emission layer rather than the field in which said electron emission layer is in contact with said electronic filter layer.

[Claim 5] The energy difference between the conducting sleeves of said cathode electrode and said electronic filter layer of the field in which said electron emission layer is in contact with said electronic filter layer is set to E1. When said electron emission layer sets to E2 the energy difference between these cathode electrodes of a field and the conducting sleeves of an electron emission layer which are in contact with said cathode electrode, it is an electron emission component given in any or the 1st term among claims 1-4 characterized by said E1 and E2 having the relation it is unrelated  $E1 > E2$ .

[Claim 6] It is an electron emission component given in any or the 1st term among claims 1-5 characterized by said cathode electrode upper limit side which is in contact with said electron emission layer existing in said substrate side rather than said cathode electrode upper limit side adjacent to said electronic filter layer.

[Claim 7] It is an electron emission component given in any or the 1st term among claims 1-6 to which said electron emission layer is characterized by using carbon as a principal component.

[Claim 8] It is an electron emission component given in any or the 1st term among claims 1-7 characterized by said electron emission layer having the band gap of a positive-number value.

[Claim 9] Said electron emission layer is an electron emission component given in any or the 1st term among claims 1-8 characterized by being the diamond-like carbon film or the amorphous carbon film.

[Claim 10] It is an electron emission component given in any or the 1st term among claims 1-9 characterized by connecting said electron emission layer through said cathode electrode and

said electronic filter layer, and a catalyst nature conductive layer, and for said electron emission layer using carbon as a principal component, and the tip making a cone configuration or a pyramid configuration.

[Claim 11] It is an electron emission component given in any or the 1st term among claims 1-10 characterized by said electronic filter layer being an insulating layer.

[Claim 12] Said electron emission layer is an electron emission component given in any or the 1st term among claims 1-11 characterized by resistance being 10 or more ohm-cm.

[Claim 13] It is an electron emission component given in any or the 1st term among claims 1-12 characterized by the burst size of the electron emitted from said electron emission layer arranged on said electronic filter layer being 10% or less of a burst size of the electron emitted from the field linked to said cathode electrode of said electron emission layer.

[Claim 14] Said electron emission layer is an electron emission component given in any or the 1st term among claims 1-13 to which the resistance in the connection of the field arranged on said electronic filter layer and the field arranged on said cathode electrode is characterized by being 102 or more ohm-cm.

[Claim 15] The electron source characterized by coming to arrange two or more electron emission components given in any or the 1st term among claims 1-14.

[Claim 16] The electron source according to claim 15 characterized by coming to carry out matrix wiring of said two or more electron emission components.

[Claim 17] Image formation equipment characterized by having an electron source according to claim 15 or 16 and the light-emitting part material which emits light by the electron emitted from this electron source being irradiated.

---

[Translation done.]

\* NOTICES \*

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

---

DETAILED DESCRIPTION

---

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the electron emission component, the electron source, and image formation equipment which perform electron emission by impressing an electrical potential difference.

[0002]

[Description of the Prior Art] Conventionally, as an electron emission component, it divides roughly and two kinds of things, a thermionic emission component and a cold cathode electron emission component, are known. There are a field emission mold (henceforth "FE mold"), a metal / insulating layer / metal mold (henceforth an "MIM mold"), a surface conduction mold electron emission component, etc. as cold cathode electron emission component.

[0003] As an example of FE mold, they are W.P.Dyke&W.W.Dolan, "FieldEmission", and Advance. in Electron Physics, 8 and 89 (1956) or C.A.Spindt, "PHYSICALProperties of thin-film field emission cathodes with molybdenum cones", and the thing indicated by J.Appl.Phys., 47, 5248 (1976), etc. are known.

[0004] As an example of an MIM mold, C.A.Mead, "Operation of Tunnel-Emission Devices", and the thing indicated by J.Apply.Phys., 32,646 (1961), etc. are known.

[0005] moreover, in the latest example Toshiaki, Kusunoki"Fluctuation-free electron emission from non-formed metal-insulator-metal (MIM) cathodes fabricated by low current Anodic oxidation", Jpn.J.Appl.Phys.vol.32(1993) pp.L1695, Mutsumisuzukietal"An MIM-Cathode Array for Cathodeluminescent Displays", IDW'96, and pp(1996).529 grade are studied.

[0006] The thing of a publication etc. is in Elinson's report (M. I.Elinson Radio Eng.Electron Phys., 10 (1965)) as an example of a surface conduction mold, and this surface conduction mold electron emission component uses the phenomenon which electron emission produces for the thin film of the small area formed on the substrate by passing a current in parallel with a film surface. The thing using SnO2 thin film given in a report of Ellison aforementioned with a surface conduction mold component, the thing using Au thin film, and (G. What is depended on Dittmer.ThinSolidFilms, 9,317(1972)), and In2O3-/SnO2 thin film (M. HartwellandC.G.Fonstad, IEEETrans.EDConf., 519 (1983)) is reported.

[0007]

[Problem(s) to be Solved by the Invention] By the way, although the fluorescent substance was made to emit light in an image display device by colliding and making the electron emitted to the fluorescent substance (anode plate electrode) which countered the electron emission component and has been arranged from the electron emission component emit light, with high definition image formation equipment, the reliable electron emission component needed the manufacture approach for convergence of an electron orbit, the miniaturization of electron emission component size, and the low battery or row of driver voltage.

[0008] The Spindt mold was widely known for FE mold electron emission component so that it might be shown drawing 20 , but since it was having structure with the acute tip of the electron emission section, convergence of an electron beam was difficult and it was difficult to realize high definition image formation equipment.

[0009] Moreover, in a Spindt mold electron emission component, although the component structure of preparing the convergence electrode for completing an electron beam was also proposed, there were problems, such as component structure and complexity of the manufacture approach.

[0010] on the other hand -- for example, the electron emission component indicated by JP,8-96704,A shows to drawing 21 -- as -- the inside of a gate electrode and opening of an insulating layer -- abbreviation -- the flat electron emission layer is formed, and although the configuration which controls the breadth of an electron beam is proposed, with this configuration, the electron emitted from the edge of an electron emission layer as shown in drawing 22 will spread greatly in accordance with the electric field formed with the gate electrode and the cathode electrode.

[0011] Moreover, although the structure where some cathode electrodes are dug deep by the concave and the electron emission layer is arranged to the field dug deep is proposed for the purpose of convergence of an electron beam in the example currently indicated by JP,8-115654,A It dug deep, and when an electron emission layer adhered to a side attachment wall and the field which it digs deep and is not a part, the funneling effect of an electron beam was not acquired but a component carried out the manufacture approach, the highly precise alignment technique was needed and the problem was in the homogeneity of a component, so that it might be shown in the case of such structure (for example, drawing 23 ).

[0012]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, the electron-emission component concerning this invention conveys an electron towards the electron-emission layer which the cathode electrode and the gate electrode were arranged on the substrate, and was allotted on this cathode electrode from said cathode electrode, and is characterized by to connect a part of said electron-emission layer with said cathode electrode through an electronic filter layer in the electron-emission component which emits an electron into a vacuum from this electron-emission layer.

[0013] Moreover, the electron emission component concerning this invention is characterized by carrying out the laminating of said cathode electrode and said gate electrode through an insulating layer.

[0014] The electron emission component concerning this invention covers said gate electrode layer, and while it has the through tube by which penetration formation was carried out from said insulating layer on said cathode electrode layer, moreover, said electron emission layer It is formed on said cathode electrode layer in said through tube. And between said electron emission layers and said cathode electrodes It is characterized by having the field as for which said cathode electrode carries out direct continuation to said electron emission layer, and the field connected through said electron emission layer and the layer which said cathode electrode becomes from an insulator or a semi-conductor as an electronic filter layer.

[0015] Moreover, the field in which, as for the electron emission component concerning this invention, said electron emission layer is in contact with said cathode electrode is characterized by existing in the center section in the field of said electron emission layer rather than the field in which said electron emission layer is in contact with said electronic filter layer.

[0016] Moreover, the field in which, as for the electron emission component concerning this invention, said electron emission layer is in contact with said electronic filter layer, If the energy difference between said cathode electrodes and conducting sleeves of said electronic filter layer is set to E1 and the energy difference between this cathode electrode of the field in which said electron emission layer is in contact with said cathode electrode, and the conducting sleeve of an electron emission layer is set to E2 Said E1 and E2 are characterized by having the relation it is unrelated  $E1 > E2$ .

[0017] Moreover, the electron emission component concerning this invention is characterized by said cathode electrode upper limit side which is in contact with said electron emission layer existing in said substrate side rather than said cathode electrode upper limit side adjacent to said electronic filter layer.

[0018] Moreover, the electron emission component concerning this invention is characterized by said electron emission layer using carbon as a principal component.

[0019] Moreover, the electron emission component concerning this invention is characterized by said electron emission layer having the band gap of a positive-number value.

[0020] Moreover, the electron emission component concerning this invention is characterized by said electron emission layer being the diamond-like carbon film or the amorphous carbon film.

[0021] Moreover, the electron emission component concerning this invention is characterized by connecting said electron emission layer through said cathode electrode and said electronic filter layer, and a catalyst nature conductive layer, and for said electron emission layer using carbon as a principal component, and the tip making a cone configuration or a pyramid configuration.

[0022] Moreover, the electron emission component concerning this invention is characterized by said electronic filter layer being an insulating layer.

[0023] Moreover, as for the electron emission component concerning this invention, said electron emission layer is characterized by being 10 or more ohm-cm by resistance.

[0024] Moreover, the electron emission component concerning this invention is characterized by the burst size of the electron emitted from said electron emission layer arranged on said electronic filter layer being 10% or less of a burst size of the electron emitted from the field linked to said cathode electrode of said electron emission layer.

[0025] Moreover, the electron emission component concerning this invention is characterized by the resistance in the connection of the field where said electron emission layer is arranged on said electronic filter layer, and the field arranged on said cathode electrode being 10<sup>2</sup> or more ohm-cm.

[0026] Furthermore, it is characterized by coming to arrange two or more electron sources concerning this invention in the above-mentioned electron emission component.

[0027] Moreover, the electron source concerning this invention is characterized by coming to carry out matrix wiring of said two or more electron emission components.

[0028] Furthermore, the image formation equipment concerning this invention is characterized by having the light-emitting part material which emits light by the electron emitted from an above-mentioned electron source and this above-mentioned electron source being irradiated.

[0029]

[Embodiment of the Invention] With reference to a drawing, the gestalt of suitable implementation of this invention is explained in detail in instantiation below. However, the dimension of the component part indicated by the gestalt of this operation, the quality of the material, a configuration, its relative configuration, etc. are not the things of those meanings limited to seeing about the range of this invention, as long as there is no specific publication especially.

[0030] Drawing 1 thru/or drawing 4 are the mimetic diagrams showing theoretic explanation of the electron emission component of this invention with the structure of the electron emission component by this invention, and an example of the manufacture approach.

[0031] First, especially the whole electron emission component configuration and manufacture approach concerning the gestalt of operation of this invention with reference to drawing 1 to drawing 3 are explained. Drawing 1 is the mimetic diagram ((a) is a typical sectional view and (b) is a typical top view) of the gestalt \*\*\*\*\* electron emission component of operation of this invention, and drawing 2 is the mimetic diagram of the electron emission component at the time of wiring the condition that an electrical potential difference can be impressed. Moreover, drawing 3 is the production process of the electron emission component concerning the gestalt of operation of this invention.

[0032] the anode electrode 9 which the electron emission component concerning the gestalt of this operation counters the cathode electrode 2 arranged on an outline and a substrate 1, an insulating layer 4, the gate electrode 5, the electron emission layer (layer containing an electron emission ingredient) 7 arranged on a cathode electrode, a cathode electrode and the electronic filter layer 3 arranged at the part between electron emission layers, and these, and is arranged -- since -- it is constituted.

[0033] Explanation of an example of the manufacture approach of the electron emission component of this invention forms the cathode electrode 2 on the substrate 1 of the insulation of ceramics, such as a layered product which carried out the laminating of SiO<sub>2</sub> to glass, blue

plate glass, a silicon substrate, etc. which decreased beforehand impurity contents which fully washed the front face, such as quartz glass and Na, by the spatter etc., and an alumina.

[0034] Generally said cathode electrode 2 has conductivity, and is formed by general vacuum membrane formation techniques, such as vacuum deposition and a spatter, and the photolithography technique. The ingredient of the cathode electrode 2 For example, Be, Mg, Ti, Zr, Hf, A metal or alloy ingredients, such as V, Nb, Mo, W, aluminum, Cu, nickel, Cr, Au, Pt, and Pd, It is suitably chosen from semi-conductors, such as nitrides, such as boride of carbide, such as TiC, ZrC, HfC, TaC, SiC, and WC, HfB<sub>2</sub>, ZrB<sub>2</sub>, LaB<sub>6</sub>, CeB<sub>6</sub> and YB<sub>4</sub>, and GdB<sub>4</sub> grade, and TiN, ZrN, HfN, and Si, germanium, carbon, etc.

[0035] As thickness of said cathode electrode 2, it is set up in hundreds of micrometers from dozens of nm, and is preferably chosen from hundreds of nm in several micrometers.

[0036] Next, the electronic filter layer 3 is deposited following said cathode electrode 2. This electronic filter layer 3 is formed with the general vacuum forming-membranes methods, such as a spatter, the oxidizing [ thermally ] method, an anode oxidation method, etc., is set up in several micrometers from several nm as the thickness, and is preferably chosen from the range of dozens of nm to hundreds of nm.

[0037] Furthermore, an insulating layer 4 is deposited on said electronic filter layer 3. This insulating layer 4 is formed with the general vacuum forming-membranes methods, such as a spatter, the oxidizing [ thermally ] method, an anode oxidation method, etc., is set up in several micrometers from several nm as the thickness, and is preferably chosen from the range of dozens of nm to hundreds of nm.

[0038] Next, the gate electrode 5 is deposited on said insulating layer 4. This gate electrode 5 has conductivity like said cathode electrode 2, and is formed by general vacuum membrane formation techniques, such as vacuum deposition and a spatter, and the photolithography technique. The ingredient of said gate electrode 5 For example, Be, Mg, Ti, Zr, Hf, A metal or alloy ingredients, such as V, Nb, Mo, W, aluminum, Cu, nickel, Cr, Au, Pt, and Pd, It is suitably chosen from semi-conductors, such as nitrides, such as boride of carbide, such as TiC, ZrC, HfC, TaC, SiC, and WC, HfB<sub>2</sub>, ZrB<sub>2</sub>, LaB<sub>6</sub>, CeB<sub>6</sub> and YB<sub>4</sub>, and GdB<sub>4</sub> grade, and TiN, ZrN, HfN, and Si, germanium, carbon, etc.

[0039] As thickness of said gate electrode 5, it is set up in several micrometers from dozens of nm, and is preferably chosen from dozens of nm in about hundreds of nm.

[0040] Next, some of said electronic filter layers 3, insulating layers 4, and gate electrodes 5 are removed by the etching process from said substrate 1 with a photolithography technique, and the opening field 6 is formed so that said cathode electrode 2 may be exposed. You may stop on said cathode electrode 2, and said some of cathode electrodes 2 are etched, and this etching process may stop.

[0041] A hole mold, a slit mold, etc. are mentioned and, as for the opening field 6 formed at this process, a suitable configuration is \*\*\*\*\* (ed) by the required shape of beam, driver voltage, etc. The size of an opening field is chosen from the optimal field by required beam size, driver voltage, etc., and the size is chosen from the range of dozens of micrometers from several nm.

[0042] Next, the etching process which removes further the side attachment wall of said insulating layer 4 is performed. This process may choose the conditions which can be etched isotropic using the plasma, although the etching process which used solutions, such as for example, a fluoric acid solution, is mentioned. Moreover, in the process which carries out opening of said gate electrode, the side-attachment-wall etching process of an insulating layer can also be skipped in the opening process of an above-mentioned gate electrode by setting up etching conditions the optimal.

[0043] Finally, the electron emission layer 7 is deposited in said opening field 6. At this time, as the ingredient which forms said electron emission layer 7 may exist only in said opening field 6 and is shown in drawing 12 R> 2, said gate electrode 5 top may also be covered.

[0044] Moreover, this invention is preferably applicable not only to the gestalt which has the above opening fields but the structure where the cathode electrode 2 has been arranged through an insulating layer 4 on the gate electrode 5 as shown in drawing 13 .

[0045] When realizing a high definition electron emission component here, although the

component structure which can carry out beam convergence was required, when the electrical potential difference was impressed and driven for the component with the electron emission component of the conventional technique so that an electron might be emitted from an electron emission component, some electrons ran by the electric field formed near the electron emission section according to the electric field, and convergence of an electron beam was difficult [ the electron beam was controlled, and ].

[0046] This invention solves the above-mentioned technical problem, and realizes a highly minute electron emission component. Hereafter, the device of electron emission is explained to a detail about the electron emission component of this invention using drawing 4 and drawing 5.

[0047] The condition that the condition of transport of an electron when drawing 4 is actually driving the electron emission component of this invention is emitted to drawing 5 to the electron into the vacuum is shown.

[0048] Drawing 4 (a) shows the sectional view of the field where an electron is emitted, and the field where an electron is not emitted in said electron emission layer 7 of the electron emission component of this invention. Moreover, drawing 4 (b) is the mimetic diagram in which it was shown like the transportation fault of the electron from the cathode electrode 2 to said electron emission layer using the energy band Fig., and is equivalent to the A-A' cross-section and B-B' cross section in drawing 4 (a).

[0049] In the electron emission component of this invention, as shown in drawing 4 (b), in the field in which an electron is emitted, an electron is injected into an electron emission layer from said cathode electrode 2, and the electron is emitted into a vacuum.

[0050] In the field in which said electronic filter layer 3 where an electron is not emitted is inserted on the other hand, before an electron is conveyed to said electron emission layer 7 from said cathode electrode 2, a big energy barrier exists compared with the electron emission layer 7, impregnation of the electron from a cathode electrode to an electron emission layer is prevented, and the field which electron emission does not generate as a result can be formed.

[0051] And since an electron is made to be emitted effectually further from the electron emission layer arranged on the electronic filter layer, in the electron emission film of this invention, what (it does not exist except the electron poured in from the cathode electrode) a free electron does not exist in the conduction band of an electron emission layer is called for in a room temperature. That is, the electron emission film of this invention consists of nonmetal materials at least. Therefore, as for the electron emission film of this invention, it is desirable for the Fermi ranking and the energy gap between conduction bands to have 0.3eV or more. It is because a free electron exists in preparation in a room temperature (300K) at a conduction band under with this value. By using the electron emission film of such a configuration, the electron emission from the electron emission film on an electronic filter layer can be controlled effectually.

[0052] Said electron emission layer is chosen from the ingredient which has a forward energy band gap by the above-mentioned electron emission device in the electron emission component of this invention. Then, although there are Si, SiC, etc., for example when the concrete ingredient of the electron emission film is mentioned, it is desirable to use a low field-electron-emission ingredient, the diamond known, diamond-like carbon, amorphous carbon, etc.

[0053] Moreover, in the electron emission film of this invention, even if the electron injected into the electron emission layer from the field which is directly in contact does not move to the electron emission film on an electronic filter layer or moves not only to the above-mentioned configuration but to a cathode electrode, what is necessary is just the structure which is not effectually emitted from the electron emission film on an electronic filter layer. With such a configuration, it is not limited to the above-mentioned ingredient, but other ingredients can be used. What is necessary is just to control the amount of emission electron from the electron emission film specifically arranged on an electronic filter layer at 10% or less which is directly in contact with the cathode electrode of the amount of emission electron from a field. What is necessary is just to specifically make resistance of the electron emission film into 10 or more ohm-cm, in order to do in this way. Or the boundary section of the field and the field of the electron emission film which exists on an electronic filter layer of the electron emission film



which is directly in contact with the cathode electrode effectually again should just be high resistance in part. Specifically, resistance of the boundary section should just be  $10^2$  or more ohm-cm.

[0054] If the electron emission component of this invention is actually driven by using the above electron emission film as shown in drawing 5, the electron emission of the field in which the electronic filter layer was formed can be prevented, and convergence of an electron beam can be realized. It is the field where electric field are changing with these component structures a lot especially near [ in\_which the above-mentioned electronic filter layer was formed ] the field, and prevention of electron emission is effective in convergence of an electron beam.

[0055] Moreover, since the electronic filter layer of the electron emission component of this invention is a layer which prevents impregnation of the electron from the cathode electrode 2 to the electron emission layer 7, it is chosen from an ingredient with which a cathode electrode and the energy barrier formed in an electronic filter layer interface become larger than a cathode electrode and the energy barrier formed in an electron emission layer interface, for example, is chosen from insulating materials and semiconductor materials, such as  $\text{SiO}_2$  and  $\text{SiNx}$ .

[0056] Consequently, the electron emission component of this invention can realize convergence of an electron beam compared with the electron emission component in which the conventional electronic filter layer does not exist as shown in drawing 6.

[0057] With the electron emission component of this invention, in order to converge an electron beam by inserting an electronic filter layer between a cathode electrode and an electron emission layer, for example, as shown in drawing 7, the structure of a cathode electrode where the front face is formed by the insulating layer in part etc. is sufficient.

[0058] Moreover, as shown in drawing 8, the structure where the insulating-layer side attachment wall in the opening field 6 is not removed is sufficient.

[0059] Moreover, by digging the front face of the cathode electrode in the opening field 6 deep to a concave, and considering as structure, as shown in drawing 9, as shown in drawing 10, the electric-field distribution in the opening field 6 can be controlled, and it can consider as the component structure of converging an electron beam more.

[0060] Furthermore, as shown in drawing 11, in the case of the insulating layer being removed in the shape of an inclination, this insulating layer can be used as an electronic filter layer because an electron emission layer makes it the structure over this a part of insulating layer.

[0061] In the example of structure of the electron emission layer component explained until now, as shown in drawing 12, the structure by which clothing is carried out with the same ingredient as an electron emission layer is sufficient as a gate electrode top. In this case, it can use as a protective layer of a gate electrode etc.

[0062] Moreover, as shown in drawing 18, after oxidizing alternatively only the cathode electrode surface exposed in said opening field 6 and removing this a part of oxidizing zone, the structure which has arranged the electron emission layer 7 is sufficient.

[0063] Furthermore, when using ingredients with an acute tip, such as a carbon nanotube and a graphite nano fiber, as an electron emission layer, as shown in drawing 19, a catalyst nature conductive layer is arranged and the structure which uses ingredients with an acute tip, such as said carbon nanotube and a graphite nano fiber, as an electron emission layer alternatively is on this catalyst nature conductive layer so that a carbon nanotube and a graphite nano fiber may grow in the first half.

[0064] Next, the example used for image formation equipment is explained.

[0065] Drawing 14 is drawing which has arranged the electron emission component of this invention in the shape of a matrix.

[0066] Moreover, the image formation equipment which allots two or more electron emission components which can apply this invention, and is obtained is explained using drawing 15. As for an electron source base and 1112, in drawing 15, 1111 is [ the direction wiring of X and 1113 ] the direction wiring of Y. 1114 is the electron emission component of this invention of this invention, and 1115 is connection.

[0067] drawing 15 -- setting -- the direction wiring 1112 of X of m -- DX1, DX2, and .. it consists of DXm and consists of aluminum system wiring materials with about 1 micrometer [ in

thickness ], and a width of face of 300 micrometers formed with vacuum deposition. The ingredient of wiring, thickness, and width are designed suitably. The direction wiring 1113 of Y is the thickness of 0.5 micrometers, width of face of 100 micrometers, and DY1 and DY2.. It consists of wiring of n of DYn, and is formed like the direction wiring 1112 of X. Between the direction wiring 1112 of X of these m, and the direction wiring 1113 of Y of n, the layer insulation layer with a thickness [ non-illustrated ] of about 1 micrometer is prepared, and both are separated electrically (both m and n are a positive integer).

[0068] A non-illustrated layer insulation layer is an insulating layer formed using the spatter etc. For example, it is formed in the whole surface or some of base 1111 in which the direction wiring 1112 of X was formed, in a desired configuration, and thickness, an ingredient, and a process are suitably set up so that the potential difference of the intersection of the direction wiring 1112 of X and the direction wiring 1113 of Y can be borne especially. The direction wiring 1112 of X and the direction wiring 1113 of Y are pulled out as an external terminal, respectively.

[0069] Each electrode (un-illustrating) which constitutes the emission component 1114 of this invention is respectively connected electrically by the connection (un-illustrating) which consists of the direction wiring 1112 of X of m, direction wiring 1113 of Y of n, a conductive metal, etc.

[0070] A scan signal impression means by which it does not illustrate [ which impresses the scan signal for choosing the line of the electron emission component 1114 of this invention arranged in the direction of X ] is connected to the direction wiring 1112 of X. On the other hand, a modulating-signal generating means by which it does not illustrate for modulating each train of the electron emission component 1114 of this invention arranged in the direction of Y according to an input signal is connected to the direction wiring 1113 of Y. The driver voltage impressed to each electron emission component is supplied as a difference electrical potential difference of the scan signal impressed to the component concerned, and a modulating signal. In this invention, high potential and the direction wiring of X were connected so that the direction wiring of Y might become low voltage. Thus, the funneling effect of a beam is acquired by connecting.

[0071] According to the above-mentioned configuration, using simple matrix wiring, the component according to individual can be chosen and a drive can be made independently possible.

[0072] The display panel of the image formation equipment constituted using the electron source of such passive-matrix arrangement can be formed.

[0073] In addition, with the image formation equipment using the electron emission component of this invention, in consideration of the emitted electron orbit, alignment of the fluorescent substance is carried out to the component upper part, and it is arranged in it.

[0074] Drawing 16 is the mimetic diagram showing the fluorescent screen used for the panel in this case.

[0075] In the case of the fluorescent screen of a color, it constituted from the black electric conduction material 141 and fluorescent substance 142 which are called the black matrix shown in the black stripe or drawing 16 R> 6 (b) drawing 16 (a) Shown according to the array of a fluorescent substance.

[0076] In the case of color display, by distinguishing by different color between each fluorescent substance 142 of a needed three-primary-colors fluorescent substance with, and making the section black, the purpose which establishes a black stripe and a black matrix was not conspicuous color mixture etc., carried out [ color mixture etc. ], and it controlled the fall of the contrast by the outdoor daylight reflection in a fluorescent screen 142.

[0077] It is \*\*\*\* for ingredients which uses as a principal component the graphite usually used in this example as an ingredient of a black stripe.

[0078] In drawing 15 , the metal back 1125 is usually formed in the inside side of a fluorescent screen 1124.

[0079] The metal back performed data smoothing (usually called "filming".) of the inside side front face of a fluorescent screen after fluorescent screen production, and it was made from making aluminum deposit using vacuum deposition etc. after that.

[0080] In order to raise the conductivity of a fluorescent screen 1124 to a face plate 1126 further, the transparent electrode (un-illustrating) was prepared in the external surface side of a

fluorescent screen 1124. In case the above-mentioned sealing is performed, the case of a color needs to make each color fluorescent substance and an electron emission component correspond, and becomes indispensable [ sufficient alignment ].

[0081] In this example, the fluorescent substance corresponding to right above an electron source has been arranged. Scanning circuit drawing 17 is explained. Inside, this circuit is the thing equipped with M switching elements (S1 thru/or Sm show typically among drawing), and is located. Each switching element chooses the output voltage of direct current voltage supply  $V_x$ , or either of 0 [V] (grand level), and is electrically connected with the terminal Dx1 of a display panel 1301 thru/or Dx<sub>m</sub>. Each switching element of S1 thru/or Sm can operate based on the control signal Tscan which a control circuit 1303 outputs, and can be constituted by combining a switching element like FET for example.

[0082] In this example, direct current voltage supply  $V_x$  are set up so that a fixed electrical potential difference which the driver voltage impressed to the component which is not scanned based on the property (electron emission threshold electrical potential difference) of the electronic electron emission component of this invention turns into below an electron emission threshold electrical potential difference may be outputted.

[0083] A control circuit 1303 has the function to adjust actuation of each part so that a suitable display may be performed based on the picture signal inputted from the exterior. A control circuit 1303 generates each control signal of Tscan, Tsft, and Tmry to each part based on the synchronizing signal Tsync sent from the synchronizing signal separation circuit 1306.

[0084] The synchronizing signal separation circuit 1306 is a circuit for separating a synchronizing signal component and a luminance-signal component from the TV signal of the NTSC system inputted from the outside, and can be constituted using a general frequency-separation (filter) circuit etc. The synchronizing signal separated by the synchronizing signal separation circuit 1306 was illustrated as a Tsync signal after [ expedient ] explaining here, although it consisted of the Vertical Synchronizing signal and the Horizontal Synchronizing signal. The luminance-signal component of the image separated from said TV signal was expressed as the DATA signal for convenience. This DATA signal is inputted into a shift register 1304.

[0085] It operates based on the control signal Tsft which a shift register 1304 is for carrying out serial/parallel conversion of said DATA signal inputted serially for every line of an image, and is sent from said control circuit 1303 (that is, it can also be said that a control signal Tsft is the shift clock of a shift register 1304.). The data for the image of one line by which serial/parallel conversion was carried out (equivalent to the drive data for an electron emission component N component) are outputted from said shift register 1304 as a parallel signal of Id1 thru/or N individual of Id<sub>n</sub>.

[0086] The Rhine memory 1305 is storage for between need time amount to memorize the data for the image of one line, and memorizes the contents of Id1 thru/or Id<sub>n</sub> suitably according to the control signal Tmry sent from a control circuit 1303. The memorized contents are outputted as I'd1 thru/or I'd<sub>n</sub>, and are inputted into the modulating-signal generator 1307.

[0087] The modulating-signal generator 1307 is a source of a signal for carrying out the drive modulation of each of the electronic electron emission component of this invention appropriately according to each of image data I'd1 thru/or I'd<sub>n</sub>, and the output signal is impressed to the electronic electron emission component of this invention in a display panel 1301 through a terminal Dox1 and Doyn.

[0088] As mentioned above, the electron emission component which can apply this invention has the following basic properties to the emission current  $I_e$ . That is, there is a clear threshold electrical potential difference  $V_{th}$  in electron emission, and only when the electrical potential difference more than  $V_{th}$  is impressed, electron emission arises. To the electrical potential difference more than an electron emission threshold, the emission current also changes according to change of the applied voltage to a component. When impressing a pulse-like electrical potential difference to this component, for example, even if it impresses the electrical potential difference below an electron emission threshold, electron emission is not produced from the thing of \*\* <TXF FR=0001 HE=250 WI=080 LX=0200 LY=0300>, but an electron beam is outputted when impressing the electrical potential difference beyond an electron emission

threshold. It is possible in that case to control the reinforcement of an output electron beam by changing the peak value  $V_m$  of a pulse. Moreover, it is possible to control the total amount of the charge of the electron beam outputted by changing the width of face  $P_w$  of a pulse.

[0089] Therefore, according to an input signal, an electrical-potential-difference modulation technique, pulse width modulation, etc. are employable as a method which modulates an electron emission component. It faces carrying out an electrical-potential-difference modulation technique, and as a modulating-signal generator 1347, the electrical-potential-difference pulse of fixed die length is generated, and the circuit of an electrical-potential-difference modulation technique which modulates the peak value of a pulse suitably according to the data inputted can be used.

[0090] It faces carrying out pulse width modulation and the circuit of pulse width modulation which generates the electrical-potential-difference pulse of fixed peak value as a modulating-signal generator 1307, and modulates the width of face of an electrical-potential-difference pulse suitably according to the data inputted can be used.

[0091] The thing of a digital signal type or an analog signal type can be used for a shift register or the Rhine memory. It is because serial/parallel conversion and storage of a picture signal should just be performed at the rate of predetermined.

[0092] What is necessary is just to form an A/D converter in the output section of 1306 at this, although it is necessary to digital-signal-ize the output signal DATA of the synchronizing signal separation circuit 1306 to use a digital signal type. The circuit where the output signal of the Rhine memory 1305 is used for the modulating-signal generator 1307 by the digital signal or the analog signal in relation to this becomes a different thing a little. That is, in the case of the electrical-potential-difference modulation technique using a digital signal, an amplifying circuit etc. is added to the modulating-signal generator 1307 if needed for example, using a D/A conversion circuit. In the case of pulse width modulation, the circuit which combined the comparator (comparator) which compares with the output value of said memory the output value of the counter (counter) which carries out counting of the wave number which a high-speed oscillator and an oscillator output, and a counter is used for the modulating-signal generator 1307. The amplifier for amplifying the voltage of the modulating signal which a comparator outputs and by which Pulse Density Modulation was carried out even to the driver voltage of the electronic electron emission component of this invention if needed can also be added.

[0093] In the case of the electrical-potential-difference modulation technique using an analog signal, the amplifying circuit which used the operational amplifier etc. can be adopted as the modulating-signal generator 1307, and a level shift circuit etc. can also be added to it if needed. In the case of pulse width modulation, for example, a voltage-controlled oscillator circuit (VCO) can be adopted, and the amplifier for amplifying the voltage to the driver voltage of the electronic electron emission component of this invention if needed can also be added to it.

[0094] The configuration of the image formation equipment described here is an example of the image formation equipment which can apply this invention, and various deformation is possible for it based on the technical thought of this invention. About an input signal, although NTSC system was held, an input signal is not restricted to this and can also adopt TV signal (for example, high definition TV including MUSE) methods which consist of much scanning lines rather than others and this, such as PAL and an SECAM system.

[0095] Moreover, it can use also as image formation equipment as an optical printer constituted using the photosensitive drum besides a display etc.

[0096]

[Example] Hereafter, the example of this invention is further explained to a detail.

[0097] (Example 1) An example of the manufacture approach of the electron emission component of this invention was shown for an example of the sectional view of the electron emission component produced by this example to drawing 1, and a top view in drawing 3. Below, the production process of the electron emission component of this example is explained at a detail.

[0098] After using the quartz for the substrate 1, washing enough and depositing Ti with a thickness of 300nm as a cathode electrode 2 by the spatter, 100nm of SiNx film was deposited

using a CVD method as an electronic filter layer 3.

[0099] Next, on SiNx, SiO<sub>2</sub> [ 400nm ] was deposited with the CVD method, and 100nm of Ta was continuously deposited in the spatter as a gate electrode.

[0100] To the laminated circuit board formed as mentioned above, by the dry etching by photolithography and RIE, 104 phi0.5micrometer opening fields were formed in the gate electrode, then SiO<sub>2</sub> and SiNx were etched by RIE in order, and it stopped in the cathode electrode surface. At this time, at the etching process of SiO<sub>2</sub> and SiNx, etching conditions were adjusted so that it might become a taper configuration.

[0101] Next, using buffer fluoric acid, SiO<sub>2</sub> was etched and recess structure as shown in drawing 1 (c) was formed.

[0102] Next, the CVD method was used for the laminated circuit board formed as mentioned above, and 50nm of diamond-like carbon film was deposited on it as an electron emission layer. At this time, the photoresist in the case of an above-mentioned etching process was used as a lift-off layer.

[0103] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 15V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0104] Consequently, the electron beam converged on 38 micrometers was acquired.

[0105] (Example 2) The dry etching system was used for the same laminated circuit board as an example 1, and 104 phi0.5micrometer opening fields were formed in it. However, the etching process here stopped, when the cathode electrode was dug deep to 50nm concave.

[0106] Next, like the example 1, as an electron emission layer, the diamond-like carbon film was deposited and the electron emission characteristic was evaluated within the vacuum housing.

[0107] Consequently, the electron beam converged on 32 micrometers was acquired.

[0108] (Example 3) After using the quartz for the substrate 1, washing enough and depositing Pd with a thickness of 300nm as a cathode electrode 2 by the spatter, 70nm oxidized the Pd electrode surface, and the PdO layer was formed.

[0109] Next, on PdO, SiO<sub>2</sub> [ 300nm ] was deposited with the CVD method, and 100nm of Ta was continuously deposited in the spatter as a gate electrode.

[0110] To the laminated circuit board formed as mentioned above, by the dry etching by photolithography and RIE, 104 phi0.3micrometer opening fields were formed in the gate electrode, then SiO<sub>2</sub> was etched by RIE, and it stopped on the PdO front face. At this time, at the etching process of SiO<sub>2</sub>, etching conditions were adjusted so that it might become a taper configuration.

[0111] Next, using buffered fluoric acid, SiO<sub>2</sub> was etched and recess structure as shown in drawing 1 (c) was formed.

[0112] Next, the hydrogen ion was irradiated to the opening field in \*\*\*\*\* of hydrogen, and only the same field as open aperture width of face returned PdO, and exposed Pd electrode.

[0113] Next, the CVD method was used for the laminated circuit board formed as mentioned above, and 50nm of diamond-like carbon film was deposited on it as an electron emission layer.

[0114] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 15V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0115] Consequently, the electron beam converged on 32 micrometers was acquired.

[0116] (Example 4) After using the quartz for the substrate 1 and washing enough, Ti with a thickness of 300nm was deposited as a cathode electrode 2 by the spatter.

[0117] Next, on Ti, SiO<sub>2</sub> [ 500nm ] was deposited with the CVD method, and 100nm of Ta was continuously deposited in the spatter as a gate electrode.

[0118] 104 phi0.5micrometer opening fields were formed in Ta gate electrode by the dry etching by photolithography and RIE at the laminated circuit board formed as mentioned above.

[0119] Then, the wet etching by buffered fluoric acid removed SiO<sub>2</sub>, and it stopped by Ti electrode table \*\*. At this time, the taper configuration as shown in drawing 11 was formed.

[0120] Next, the CVD method was used for the laminated circuit board formed as mentioned above, and 50nm of diamond-like carbon film was deposited on it as an electron emission layer.

[0121] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 15V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0122] Consequently, the electron beam converged on 38 micrometers was acquired.

[0123] (Example 5) The diamond-like carbon film was formed to the laminated circuit board like the example 1. Although the photoresist layer was used as a lift-off layer in the example 1 at this time, after removing a photoresist layer, the clothing of the gate electrode surface was carried out by the diamond-like carbon film by depositing the diamond-like carbon film at this example.

[0124] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 15V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0125] Consequently, the electron beam converged on 38 micrometers was acquired. Moreover, also when the component discharge under drive broke out, the diamond-like carbon film on a gate electrode became a protective layer, and the damage to a component has been reduced.

[0126] (Example 6) To the laminated circuit board in which the same opening field as an example 1 was formed, the other crystal diamond film was formed as an electron emission layer.

[0127] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 13V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0128] Consequently, the electron beam converged on 38 micrometers was acquired. Moreover, the electron beam which using the amorphous carbon film as an electron emission layer also converged is acquired.

[0129] (Example 7) On N type Si which washed enough to the substrate 1, the CVD method was used and 100nm of SiN<sub>x</sub>(es) was deposited. In this example, N type Si combines the substrate and the cathode electrode layer.

[0130] Next, on SiN<sub>x</sub>, SiO<sub>2</sub> [ 400nm ] was deposited with the CVD method, and 100nm of Ta was continuously deposited in the spatter as a gate electrode.

[0131] To the laminated circuit board formed as mentioned above, by the dry etching by photolithography and RIE, 104 phi0.5micrometer opening fields were formed in the gate electrode, then SiO<sub>2</sub> and SiN<sub>x</sub> were etched by RIE in order, and it stopped in the cathode electrode surface. At this time, at the etching process of SiO<sub>2</sub> and SiN<sub>x</sub>, etching conditions were adjusted so that it might become a taper configuration.

[0132] Next, using buffer fluoric acid, SiO<sub>2</sub> was etched and recess structure as shown in drawing 1 (c) was formed.

[0133] Next, the CVD method was used for the laminated circuit board formed as mentioned above, and 50nm of diamond-like carbon film was deposited on it as an electron emission layer. At this time, the photoresist in the case of an above-mentioned etching process was used as a lift-off layer.

[0134] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 14V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0135] Consequently, the electron beam converged on 37 micrometers was acquired.

[0136] (Example 8) This example explains the structure shown in drawing 13 .

[0137] After using the quartz for the substrate 1, washing enough and depositing Ta with a thickness of 300nm as a gate electrode 5 by the spatter, 400nm of SiO<sub>2</sub> film was deposited using a CVD method as an insulating layer 4.

[0138] Next, after depositing 100nm of Ti by the spatter on a cathode electrode on SiO<sub>2</sub>, 100nm of SiN<sub>x</sub>(es) was continuously deposited with the CVD method.

[0139] Next, a part of SiN<sub>x</sub> was etched by photolithography and RIE, and it stopped in the cathode electrode surface.

[0140] Next, the CVD method was used for the laminated circuit board formed as mentioned above, and 50nm of diamond-like carbon film was deposited on it as an electron emission layer.

[0141] To the laminated circuit board formed as mentioned above, by the dry etching by photolithography and RIE, the convex structure of 104 0.5-micrometer width of face was formed in the gate electrode, and it stopped on the gate electrode.

[0142] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 18V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0143] Consequently, the electron beam converged on 32 micrometers was acquired.

[0144] (Example 9) This example explains the structure shown in drawing 18 .

[0145] On N type Si which washed enough to the substrate 1, the CVD method was used and 500nm of SiN<sub>x</sub>(es) was deposited. In this example, N type Si combines the substrate and the cathode electrode layer.

[0146] Next, 100nm of Ta was deposited in the spatter as a gate electrode on SiN<sub>x</sub>.

[0147] To the laminated circuit board formed as mentioned above, by the dry etching by photolithography and RIE, 104  $\phi$ 0.5micrometer opening fields were formed in the gate electrode, and it stopped on the N type Si front face.

[0148] Next, using the phosphoric acid, SiN<sub>x</sub> was etched and recess structure was formed.

[0149] Next, the laminated circuit board formed as mentioned above was oxidized thermally in the 900-degree C oxygen ambient atmosphere, and it formed SiO two-layer only for the field which N type Si has exposed to a front face alternatively. The SiO two-layer at this time could be 80nm.

[0150] Next, it removed said SiO two-layer [ a part of ] for the gate electrode opening field using a mask and RIE. At this process, the field where SiO two-layer remains serves as an electronic filter layer.

[0151] Next, the CVD method was used for the laminated circuit board formed as mentioned above, and 50nm of diamond-like carbon film was deposited on it as an electron emission layer.

[0152] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 14V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0153] Consequently, the electron beam converged on 37 micrometers was acquired.

[0154] (Example 10) This example explains the component structure shown in drawing 19 .

[0155] After using the quartz for the substrate 1, washing enough and depositing Ti with a thickness of 300nm as a cathode electrode 2 by the spatter, 100nm of SiN<sub>x</sub> film was deposited using a CVD method as an electronic filter layer 3.

[0156] Next, on SiN<sub>x</sub>, SiO<sub>2</sub> [ 400nm ] was deposited with the CVD method, and 100nm of Ta was continuously deposited in the spatter as a gate electrode.

[0157] To the laminated circuit board formed as mentioned above, by the dry etching by photolithography and RIE, 104  $\phi$ 0.5micrometer opening fields were formed in the gate electrode, then SiO<sub>2</sub> and SiN<sub>x</sub> were etched by RIE in order, and it stopped in the cathode electrode surface. At this time, at the etching process of SiO<sub>2</sub> and SiN<sub>x</sub>, etching conditions were adjusted

so that it might become a taper configuration.

[0158] Next, using buffer fluoric acid, SiO<sub>2</sub> was etched and recess structure as shown in drawing 1 (c) was formed.

[0159] Next, 10nm of Pd was deposited as a catalyst nature conductive layer 100 on the substrate processed as mentioned above, and the carbon nanotube layer was alternatively grown up using the CVD way.

[0160] The electron emission component manufactured as mentioned above has been arranged in a vacuum housing, and the fluorescent substance which separated the pulse voltage of 9V to a gate electrode and cathode inter-electrode, separated the distance of 2mm in the electron emission component upper part, and impressed the electrical potential difference of 10kV has been arranged.

[0161] Consequently, the electron beam converged on 34 micrometers was acquired.

[0162] (Example 11) The component of an example 1 to the example 10 was used separately, and the image formation equipment which it comes to arrange in the shape of [ of 100x100 ] MTX was manufactured. The case where the component of an example 1 is used is explained as an example. Wiring was performed by connecting X wiring to the cathode electrode 2, and connecting Y wiring to the gate electrode 5 like drawing 14 , respectively. The electron emission component made 104 opening fields 1 pixel, and has arranged them in 30 micrometers wide and a 100 micrometers long pitch. In the location which separated distance to 2mm, alignment of the fluorescent substance was carried out to the component upper part, and it has been arranged in it. The electrical potential difference of 10kV was impressed to the fluorescent substance. The input signal was driven using the circuit as shown in drawing 17 . Consequently, high definition image formation equipment has been formed.

[0163]

[Effect of the Invention] As explained above, it has the cathode electrode and the gate electrode which has been arranged on a substrate according to this invention, and a field has in part the structure of the electron-emission layer arranged on said cathode electrode connected to this cathode electrode through an electronic filter layer, and the convergency of the electron beam which an electron-emission component generates comes to increase by making it generate alternatively only from the field in which said electron-emission layer is in contact with the cathode electrode in electron emission.

[0164] Moreover, high performance-ization of an electron source and image formation equipment comes to be attained by applying the electron emission component which consists of the above-mentioned configuration.

---

[Translation done.]



\* NOTICES \*

JPO and NCIP I are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

## DESCRIPTION OF DRAWINGS

---

[Brief Description of the Drawings]

[Drawing 1] It is drawing showing an example of the electron emission component of this invention.

[Drawing 2] It is drawing showing an example of a drive of the electron emission component of this invention.

[Drawing 3] It is drawing showing an example of the manufacture approach of the electron emission component of this invention.

[Drawing 4] It is the mimetic diagram showing the device of the electron emission of the electron emission component of this invention.

[Drawing 5] It is drawing showing the electron orbit of the electron emission component of this invention.

[Drawing 6] It is drawing showing the electron beam of this invention.

[Drawing 7] It is drawing showing an example of the electron emission component of this invention.

[Drawing 8] It is drawing showing an example of the electron emission component of this invention.

[Drawing 9] It is drawing showing an example of the electron emission component of this invention.

[Drawing 10] It is drawing showing the electron orbit of the component structure shown in drawing 9.

[Drawing 11] It is drawing showing an example of the electron emission component of this invention.

[Drawing 12] It is drawing showing an example of the electron emission component of this invention.

[Drawing 13] It is drawing showing an example of the electron emission component of this invention.

[Drawing 14] It is the mimetic diagram which has arranged the electron emission component of this invention in the shape of a matrix.

[Drawing 15] It is the mimetic diagram which formed image formation equipment using the electron emission component of this invention.

[Drawing 16] It is the mimetic diagram showing an example of the fluorescent substance used for image formation equipment.

[Drawing 17] It is the mimetic diagram which formed image formation equipment using the electron emission component of this invention.

[Drawing 18] It is drawing showing an example of the electron emission component of this invention.

[Drawing 19] It is drawing showing an example of the electron emission component of this invention.

[Drawing 20] It is the mimetic diagram showing the conventional electron emission component.

[Drawing 21] It is the mimetic diagram showing the conventional electron emission component.

[Drawing 22] It is the mimetic diagram showing the electron orbit of the conventional electron

emission component.

[Drawing 23] It is the mimetic diagram showing the conventional electron emission component.

[Description of Notations]

1 Substrate

2 Cathode Electrode

3 Electronic Filter Layer

4 Insulating Layer

5 Gate Electrode

6 Opening Field

7 Electron Emission Layer

9 Anode Electrode (Fluorescent Substance)

100 Catalyst Nature Conductive Layer 1111 Electron Source Substrate

1112 X Wiring

1113 Y, Z Wiring

1114 Electron Emission Component

1121 1122 Image formation equipment member

1123, 1124, 1125, 1126 Face shields, such as a fluorescent substance and the metal back

---

[Translation done.]

## \* NOTICES \*

JP0 and NCIP1 are not responsible for any damages caused by the use of this translation.


1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\* shows the word which can not be translated.


3.In the drawings, any words are not translated.

## DRAWINGS

[Drawing 1]




(a)




(b)


[Drawing 2]




[Drawing 3]




[Drawing 4]




[Drawing 5]




[Drawing 6]




[Drawing 7]




[Drawing 8]




[Drawing 9]




[Drawing 10]




[Drawing 11]




[Drawing 12]




[Drawing 13]




[Drawing 18]



[Drawing 14]




[Drawing 15]




[Drawing 16]









[Drawing 21]



[Drawing 22]



[Drawing 23]



[Translation done.]

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**